Home Explore Help
Sign In
robbin
/
AB202X
1
0
Fork 0
Files Issues 0 Pull Requests 0 Wiki
Tree: 3732a61ecb
Branches Tags
AB202X
/
header
/
sfr.h

sfr.h 33 KB
History Raw

123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305306307308309310311312313314315316317318319320321322323324325326327328329330331332333334335336337338339340341342343344345346347348349350351352353354355356357358359360361362363364365366367368369370371372373374375376377378379380381382383384385386387388389390391392393394395396397398399400401402403404405406407408409410411412413414415416417418419420421422423424425426427428429430431432433434435436437438439440441442443444445446447448449450451452453454455456457458459460461462463464465466467468469470471472473474475476477478479480481482483484485486487488489490491492493494495496497498499500501502503504505506507508509510511512513514515516517518519520521522523524525526527528529530531532533534535536537538539540541542543544545546547548549550551552553554555556557558559560561562563564565566567568569570571572573574575576577578579580581582583584585586587588589590591592593594595596597598599600601602603604605606607608609610611612613614615616617618619620621622623624625626627628629630631632633634635636637638639640641642643644645646647648649650651652653654655656657658659660661662663664665666667668669670671672673674675676677678679680681682683684685686687688689690691692693694695696697698699700701702703704705706707708709710711712713714715716717718719720721722723724725726727728729730731732733734735736737738739740741742743744745746747748749750751752753754755756757758 
  1. #ifndef _XBOX_SFR_
    2. 

  2. #define _XBOX_SFR_
    3. 

  3. 

  4. 

  5. #ifndef __ASSEMBLER__
    6. 

  6. #define SFR_RO *(volatile unsigned long const *)
    7. 

  7. #define SFR_WO *(volatile unsigned long*)
    8. 

  8. #define SFR_RW *(volatile unsigned long*)
    9. 

  9. #define LPSFR_RO *(volatile unsigned long const *)
    10. 

  10. #define LPSFR_WO *(volatile unsigned long*)
    11. 

  11. #define LPSFR_RW *(volatile unsigned long*)
    12. 

  12. #define SWINT()      asm(".long 0xb0030057")
    13. 

  13. #define EEBREAKINT() asm(".long 0xb0040057")
    14. 

  14. #else
    15. 

  15. #define SFR_RO
    16. 

  16. #define SFR_WO
    17. 

  17. #define SFR_RW
    18. 

  18. #define SWINT      .long 0xb0030057
    19. 

  19. #define EEBREAKINT .long 0xb0040057
    20. 

  20. #endif
    21. 

  21. 

  22. #define SFR_BASE   0x00000100    // address 0~255 is reserved
    23. 

  23. #define SFR0_BASE  (SFR_BASE + 0x000)
    24. 

  24. #define SFR1_BASE  (SFR_BASE + 0x100)
    25. 

  25. #define SFR2_BASE  (SFR_BASE + 0x200)
    26. 

  26. #define SFR3_BASE  (SFR_BASE + 0x300)
    27. 

  27. #define SFR4_BASE  (SFR_BASE + 0x400)
    28. 

  28. #define SFR5_BASE  (SFR_BASE + 0x500)
    29. 

  29. #define SFR6_BASE  (SFR_BASE + 0x600)
    30. 

  30. #define SFR7_BASE  (SFR_BASE + 0x700)
    31. 

  31. #define SFR8_BASE  (SFR_BASE + 0x800)
    32. 

  32. #define SFR9_BASE  (SFR_BASE + 0x900)
    33. 

  33. #define SFR10_BASE (SFR_BASE + 0xa00)
    34. 

  34. #define SFR11_BASE (SFR_BASE + 0xb00)
    35. 

  35. #define SFR12_BASE (SFR_BASE + 0xc00)
    36. 

  36. #define SFR13_BASE (SFR_BASE + 0xd00)
    37. 

  37. #define SFR14_BASE (SFR_BASE + 0xe00)
    38. 

  38. #define SFR15_BASE (SFR_BASE + 0xf00)
    39. 

  39. 

  40. //------------------------- SFR Group0 ---------------------------------------//
    41. 

  41. 

  42. #define TICK0CON          SFR_RW (SFR0_BASE + 0x01*4)
    43. 

  43. #define TICK0CPND         SFR_RW (SFR0_BASE + 0x02*4)
    44. 

  44. #define TICK0CNT          SFR_RW (SFR0_BASE + 0x03*4)
    45. 

  45. #define TICK0PR           SFR_RW (SFR0_BASE + 0x04*4)
    46. 

  46. #define TICK1CON          SFR_RW (SFR0_BASE + 0x05*4)
    47. 

  47. #define TICK1CPND         SFR_RW (SFR0_BASE + 0x06*4)
    48. 

  48. 

  49. #define TICK1CNT          SFR_RW (SFR0_BASE + 0x0a*4)
    50. 

  50. #define TICK1PR           SFR_RW (SFR0_BASE + 0x0b*4)
    51. 

  51. #define CPDATA            SFR_RW (SFR0_BASE + 0x0c*4)
    52. 

  52. #define SPMODE            SFR_RW (SFR0_BASE + 0x0d*4)
    53. 

  53. #define DEVICEID          SFR_RW (SFR0_BASE + 0x0e*4)
    54. 

  54. #define VERSIONID         SFR_RW (SFR0_BASE + 0x0f*4)
    55. 

  55. 

  56. #define UART0CON          SFR_RW (SFR0_BASE + 0x10*4)
    57. 

  57. #define UART0CPND         SFR_WO (SFR0_BASE + 0x11*4)
    58. 

  58. #define UART0BAUD         SFR_RW (SFR0_BASE + 0x12*4)
    59. 

  59. #define UART0DATA         SFR_RW (SFR0_BASE + 0x13*4)
    60. 

  60. #define TMR0CON           SFR_RW (SFR0_BASE + 0x14*4)
    61. 

  61. #define TMR0CPND          SFR_RW (SFR0_BASE + 0x15*4)
    62. 

  62. #define TMR0CNT           SFR_RW (SFR0_BASE + 0x16*4)
    63. 

  63. #define TMR0PR            SFR_RW (SFR0_BASE + 0x17*4)
    64. 

  64. #define CRSTPND           SFR_RW (SFR0_BASE + 0x18*4)
    65. 

  65. 

  66. #define WDTCON            SFR_RW (SFR0_BASE + 0x1a*4)
    67. 

  67. #define RTCCON            SFR_RW (SFR0_BASE + 0x1b*4)
    68. 

  68. #define VBRSTCON          SFR_RW (SFR0_BASE + 0x1c*4)
    69. 

  69. 

  70. #define RTCCPND           SFR_WO (SFR0_BASE + 0x1e*4)
    71. 

  71. #define U0KEYCON          SFR_RW (SFR0_BASE + 0x1f*4)
    72. 

  72. 

  73. #define SD0CON            SFR_RW (SFR0_BASE + 0x20*4)
    74. 

  74. #define SD0CPND           SFR_WO (SFR0_BASE + 0x21*4)
    75. 

  75. #define SD0BAUD           SFR_RW (SFR0_BASE + 0x22*4)
    76. 

  76. #define SD0CMD            SFR_RW (SFR0_BASE + 0x23*4)
    77. 

  77. #define SD0ARG3           SFR_RW (SFR0_BASE + 0x24*4)
    78. 

  78. #define SD0ARG2           SFR_RW (SFR0_BASE + 0x25*4)
    79. 

  79. #define SD0ARG1           SFR_RW (SFR0_BASE + 0x26*4)
    80. 

  80. #define SD0ARG0           SFR_RW (SFR0_BASE + 0x27*4)
    81. 

  81. #define SD0DMAADR         SFR_RW (SFR0_BASE + 0x28*4)
    82. 

  82. #define SD0DMACNT         SFR_RW (SFR0_BASE + 0x29*4)
    83. 

  83. #define SPI0CON           SFR_RW (SFR0_BASE + 0x2a*4)
    84. 

  84. #define SPI0BUF           SFR_RW (SFR0_BASE + 0x2b*4)
    85. 

  85. #define SPI0BAUD          SFR_RW (SFR0_BASE + 0x2c*4)
    86. 

  86. #define SPI0CPND          SFR_RW (SFR0_BASE + 0x2d*4)
    87. 

  87. #define SPI0DMACNT        SFR_RW (SFR0_BASE + 0x2e*4)
    88. 

  88. #define SPI0DMAADR        SFR_RW (SFR0_BASE + 0x2f*4)
    89. 

  89. 

  90. #define TMR1CON           SFR_RW (SFR0_BASE + 0x35*4)
    91. 

  91. #define TMR1CPND          SFR_RW (SFR0_BASE + 0x36*4)
    92. 

  92. #define TMR1CNT           SFR_RW (SFR0_BASE + 0x37*4)
    93. 

  93. #define TMR1PR            SFR_RW (SFR0_BASE + 0x38*4)
    94. 

  94. 

  95. #define TMR2CON           SFR_RW (SFR0_BASE + 0x3a*4)
    96. 

  96. #define TMR2CPND          SFR_RW (SFR0_BASE + 0x3b*4)
    97. 

  97. #define TMR2CNT           SFR_RW (SFR0_BASE + 0x3c*4)
    98. 

  98. #define TMR2PR            SFR_RW (SFR0_BASE + 0x3d*4)
    99. 

  99. 

  100. //------------------------- SFR Group1 ---------------------------------------//
    101. 

  101. #define CLKCON0           SFR_RW (SFR1_BASE + 0x00*4)
    102. 

  102. #define CLKCON1           SFR_RW (SFR1_BASE + 0x01*4)
    103. 

  103. #define CLKCON2           SFR_RW (SFR1_BASE + 0x02*4)
    104. 

  104. #define CLKCON3           SFR_RW (SFR1_BASE + 0x03*4)
    105. 

  105. #define CLKCON4           SFR_RW (SFR1_BASE + 0x04*4)
    106. 

  106. #define CLKDIVCON0        SFR_RW (SFR1_BASE + 0x05*4)
    107. 

  107. #define CLKDIVCON1        SFR_RW (SFR1_BASE + 0x06*4)
    108. 

  108. #define CLKDIVCON2        SFR_RW (SFR1_BASE + 0x07*4)
    109. 

  109. 

  110. #define CLKGAT0           SFR_RW (SFR1_BASE + 0x0a*4)
    111. 

  111. #define CLKGAT1           SFR_RW (SFR1_BASE + 0x0b*4)
    112. 

  112. #define CLKGAT2           SFR_RW (SFR1_BASE + 0x0c*4)
    113. 

  113. #define CLKGAT3           SFR_RW (SFR1_BASE + 0x0d*4)
    114. 

  114. 

  115. #define PLL0CON           SFR_RW (SFR1_BASE + 0x20*4)
    116. 

  116. #define PLL0CON1          SFR_RW (SFR1_BASE + 0x21*4)
    117. 

  117. #define PLL0DIV           SFR_RW (SFR1_BASE + 0x22*4)
    118. 

  118. 

  119. #define XOSCCON           SFR_RW (SFR1_BASE + 0x2f*4)
    120. 

  120. 

  121. #define RSTCON0           SFR_RW (SFR1_BASE + 0x30*4)
    122. 

  122. #define LVDCON            SFR_RW (SFR1_BASE + 0x31*4)
    123. 

  123. #define PWRCON0           SFR_RW (SFR1_BASE + 0x32*4)
    124. 

  124. #define PWRCON1           SFR_RW (SFR1_BASE + 0x33*4)
    125. 

  125. #define PWRCON2           SFR_RW (SFR1_BASE + 0x34*4)
    126. 

  126. #define LPMCON            SFR_RW (SFR1_BASE + 0x35*4)
    127. 

  127. 

  128. #define MEMCON            SFR_RW (SFR1_BASE + 0x3a*4)
    129. 

  129. #define MEMCON1           SFR_RW (SFR1_BASE + 0x3b*4)
    130. 

  130. #define MEMCON2           SFR_RW (SFR1_BASE + 0x3c*4)
    131. 

  131. 

  132. #define PROTCON0          SFR_RW (SFR1_BASE + 0x3e*4)
    133. 

  133. #define PROTCON1          SFR_RW (SFR1_BASE + 0x3f*4)
    134. 

  134. 

  135. //------------------------- SFR Group2 ---------------------------------------//
    136. 

  136. #define UFADDR          SFR_RW (SFR2_BASE + 0x00*4)
    137. 

  137. #define UPOWER          SFR_RW (SFR2_BASE + 0x01*4)
    138. 

  138. #define UINTRTX1        SFR_RW (SFR2_BASE + 0x02*4)
    139. 

  139. #define UINTRTX2        SFR_RW (SFR2_BASE + 0x03*4)
    140. 

  140. #define UINTRRX1        SFR_RW (SFR2_BASE + 0x04*4)
    141. 

  141. #define UINTRRX2        SFR_RW (SFR2_BASE + 0x05*4)
    142. 

  142. #define UINTRUSB        SFR_RW (SFR2_BASE + 0x06*4)
    143. 

  143. #define UINTRTX1E       SFR_RW (SFR2_BASE + 0x07*4)
    144. 

  144. #define UINTRTX2E       SFR_RW (SFR2_BASE + 0x08*4)
    145. 

  145. #define UINTRRX1E       SFR_RW (SFR2_BASE + 0x09*4)
    146. 

  146. #define UINTRRX2E       SFR_RW (SFR2_BASE + 0x0a*4)
    147. 

  147. #define UINTRUSBE       SFR_RW (SFR2_BASE + 0x0b*4)
    148. 

  148. #define UFRAME1         SFR_RW (SFR2_BASE + 0x0c*4)
    149. 

  149. #define UFRAME2         SFR_RW (SFR2_BASE + 0x0d*4)
    150. 

  150. #define UINDEX          SFR_RW (SFR2_BASE + 0x0e*4)
    151. 

  151. #define UDEVCTL         SFR_RW (SFR2_BASE + 0x0f*4)
    152. 

  152. 

  153. #define UTXMAXP         SFR_RW (SFR2_BASE + 0x10*4)
    154. 

  154. #define UCSR0           SFR_RW (SFR2_BASE + 0x11*4)
    155. 

  155. #define UTXCSR1         SFR_RW (SFR2_BASE + 0x11*4)
    156. 

  156. #define UTXCSR2         SFR_RW (SFR2_BASE + 0x12*4)
    157. 

  157. #define URXMAXP         SFR_RW (SFR2_BASE + 0x13*4)
    158. 

  158. #define URXCSR1         SFR_RW (SFR2_BASE + 0x14*4)
    159. 

  159. #define URXCSR2         SFR_RW (SFR2_BASE + 0x15*4)
    160. 

  160. #define UCOUNT0         SFR_RW (SFR2_BASE + 0x16*4)
    161. 

  161. #define URXCOUNT1       SFR_RW (SFR2_BASE + 0x16*4)
    162. 

  162. #define URXCOUNT2       SFR_RW (SFR2_BASE + 0x17*4)
    163. 

  163. #define UTXTYPE         SFR_RW (SFR2_BASE + 0x18*4)
    164. 

  164. #define UTXINTERVAL     SFR_RW (SFR2_BASE + 0x19*4)
    165. 

  165. #define URXTYPE         SFR_RW (SFR2_BASE + 0x1a*4)
    166. 

  166. #define URXINTERVAL     SFR_RW (SFR2_BASE + 0x1b*4)
    167. 

  167. 

  168. #define UFIFO0          SFR_RW (SFR2_BASE + 0x20*4)
    169. 

  169. #define UFIFO1          SFR_RW (SFR2_BASE + 0x21*4)
    170. 

  170. #define UFIFO2          SFR_RW (SFR2_BASE + 0x22*4)
    171. 

  171. #define UFIFO3          SFR_RW (SFR2_BASE + 0x23*4)
    172. 

  172. #define UFIFO4          SFR_RW (SFR2_BASE + 0x24*4)
    173. 

  173. #define UFIFO5          SFR_RW (SFR2_BASE + 0x25*4)
    174. 

  174. #define UFIFO6          SFR_RW (SFR2_BASE + 0x26*4)
    175. 

  175. #define UFIFO7          SFR_RW (SFR2_BASE + 0x27*4)
    176. 

  176. #define UFIFO8          SFR_RW (SFR2_BASE + 0x28*4)
    177. 

  177. #define UFIFO9          SFR_RW (SFR2_BASE + 0x29*4)
    178. 

  178. #define UFIFO10         SFR_RW (SFR2_BASE + 0x2a*4)
    179. 

  179. #define UFIFO11         SFR_RW (SFR2_BASE + 0x2b*4)
    180. 

  180. #define UFIFO12         SFR_RW (SFR2_BASE + 0x2c*4)
    181. 

  181. #define UFIFO13         SFR_RW (SFR2_BASE + 0x2d*4)
    182. 

  182. #define UFIFO14         SFR_RW (SFR2_BASE + 0x2e*4)
    183. 

  183. #define UFIFO15         SFR_RW (SFR2_BASE + 0x2f*4)
    184. 

  184. 

  185. //------------------------- SFR Group3 ---------------------------------------//
    186. 

  186. #define USBCON0         SFR_RW (SFR3_BASE + 0x00*4)
    187. 

  187. #define USBCON1         SFR_RW (SFR3_BASE + 0x01*4)
    188. 

  188. #define USBCON2         SFR_RW (SFR3_BASE + 0x02*4)
    189. 

  189. #define USBCON3         SFR_RW (SFR3_BASE + 0x03*4)
    190. 

  190. #define USBCON4         SFR_RW (SFR3_BASE + 0x04*4)
    191. 

  191. #define USBEP0ADR       SFR_RW (SFR3_BASE + 0x05*4)
    192. 

  192. #define USBEP1RXADR     SFR_RW (SFR3_BASE + 0x06*4)
    193. 

  193. #define USBEP1TXADR     SFR_RW (SFR3_BASE + 0x07*4)
    194. 

  194. #define USBEP2RXADR     SFR_RW (SFR3_BASE + 0x08*4)
    195. 

  195. #define USBEP2TXADR     SFR_RW (SFR3_BASE + 0x09*4)
    196. 

  196. #define USBEP3RXADR     SFR_RW (SFR3_BASE + 0x0a*4)
    197. 

  197. #define USBEP3TXADR     SFR_RW (SFR3_BASE + 0x0b*4)
    198. 

  198. #define BTPHYTSCON      SFR_RW (SFR3_BASE + 0x0c*4)
    199. 

  199. 

  200. #define DBGCON1         SFR_RW (SFR3_BASE + 0x0e*4)
    201. 

  201. #define DBGCON          SFR_RW (SFR3_BASE + 0x0f*4)
    202. 

  202. 

  203. #define CRCDAT          SFR_RW (SFR3_BASE + 0x10*4)
    204. 

  204. #define CRCRES          SFR_RW (SFR3_BASE + 0x11*4)
    205. 

  205. #define LFSRRES         SFR_RW (SFR3_BASE + 0x12*4)
    206. 

  206. #define TESTDATA                LFSRRES
    207. 

  207. #define LFCRCCON        SFR_RW (SFR3_BASE + 0x13*4)
    208. 

  208. #define BTDMAADR        SFR_RW (SFR3_BASE + 0x14*4)
    209. 

  209. 

  210. #define BTRFDMACON      SFR_RW (SFR3_BASE + 0x18*4)
    211. 

  211. #define BTADDMACNT      SFR_RW (SFR3_BASE + 0x19*4)
    212. 

  212. #define BTADDMAADR      SFR_RW (SFR3_BASE + 0x1a*4)
    213. 

  213. #define BTDADMACNT      SFR_RW (SFR3_BASE + 0x1b*4)
    214. 

  214. #define BTDADMAADR      SFR_RW (SFR3_BASE + 0x1c*4)
    215. 

  215. 

  216. #define CRC1DAT         SFR_RW (SFR3_BASE + 0x20*4)
    217. 

  217. #define CRC1RES         SFR_RW (SFR3_BASE + 0x21*4)
    218. 

  218. 

  219. #define HSUT0CON        SFR_RW (SFR3_BASE + 0x30*4)
    220. 

  220. #define HSUT0CPND       SFR_RW (SFR3_BASE + 0x31*4)
    221. 

  221. #define HSUT0BAUD       SFR_RW (SFR3_BASE + 0x32*4)
    222. 

  222. #define HSUT0DATA       SFR_RW (SFR3_BASE + 0x33*4)
    223. 

  223. #define HSUT0TXCNT      SFR_RW (SFR3_BASE + 0x34*4)
    224. 

  224. #define HSUT0TXADR      SFR_RW (SFR3_BASE + 0x35*4)
    225. 

  225. #define HSUT0RXCNT      SFR_RW (SFR3_BASE + 0x36*4)
    226. 

  226. #define BTCON3          SFR_RW (SFR3_BASE + 0x37*4)
    227. 

  227. #define BTCON4          SFR_RW (SFR3_BASE + 0x38*4)
    228. 

  228. #define HSUT0RXADR      SFR_RW (SFR3_BASE + 0x39*4)
    229. 

  229. #define HSUT0FIFOCNT    SFR_RW (SFR3_BASE + 0x3a*4)
    230. 

  230. #define HSUT0FIFO       SFR_RW (SFR3_BASE + 0x3b*4)
    231. 

  231. #define HSUT0FIFOADR    SFR_RW (SFR3_BASE + 0x3c*4)
    232. 

  232. #define HSUT0TMRCNT     SFR_RW (SFR3_BASE + 0x3d*4)
    233. 

  233. #define HSUT0FCCON      SFR_RW (SFR3_BASE + 0x3e*4)
    234. 

  234. 

  235. //------------------------- SFR Group4 ---------------------------------------//
    236. 

  236. //0x00~0x3f reserve for CPU
    237. 

  237. #define EXCEPTPND       SFR_RO (SFR4_BASE + 0x00*4)
    238. 

  238. #define EXCEPTCPND      SFR_WO (SFR4_BASE + 0x01*4)
    239. 

  239. #define NMICON          SFR_RW (SFR4_BASE + 0x02*4)
    240. 

  240. #define BP0ADR          SFR_RW (SFR4_BASE + 0x03*4)
    241. 

  241. #define BP1ADR          SFR_RW (SFR4_BASE + 0x04*4)
    242. 

  242. #define BP2ADR          SFR_RW (SFR4_BASE + 0x05*4)
    243. 

  243. #define BP3ADR          SFR_RW (SFR4_BASE + 0x06*4)
    244. 

  244. #define BP4ADR          SFR_RW (SFR4_BASE + 0x07*4)
    245. 

  245. #define BP5ADR          SFR_RW (SFR4_BASE + 0x08*4)
    246. 

  246. #define BP6ADR          SFR_RW (SFR4_BASE + 0x09*4)
    247. 

  247. #define ICLOCK1         SFR_RW (SFR4_BASE + 0x0a*4)
    248. 

  248. #define ICVAL1          SFR_RW (SFR4_BASE + 0x0b*4)
    249. 

  249. #define PICCONCLR       SFR_WO (SFR4_BASE + 0x0c*4)
    250. 

  250. #define PICCONSET       SFR_WO (SFR4_BASE + 0x0d*4)
    251. 

  251. #define PICENCLR        SFR_WO (SFR4_BASE + 0x0e*4)
    252. 

  252. #define PICENSET        SFR_WO (SFR4_BASE + 0x0f*4)
    253. 

  253. 

  254. #define PICCON          SFR_RW (SFR4_BASE + 0x10*4)
    255. 

  255. #define PICEN           SFR_RW (SFR4_BASE + 0x11*4)
    256. 

  256. #define PICPR           SFR_RW (SFR4_BASE + 0x12*4)
    257. 

  257. #define PICADR          SFR_RW (SFR4_BASE + 0x13*4)
    258. 

  258. #define PICPND          SFR_RW (SFR4_BASE + 0x14*4)
    259. 

  259. #define CACHCON0        SFR_RW (SFR4_BASE + 0x15*4)
    260. 

  260. #define CACHCON1        SFR_RW (SFR4_BASE + 0x16*4)
    261. 

  261. #define ICTAG           SFR_RW (SFR4_BASE + 0x17*4)
    262. 

  262. #define ICINDEX         SFR_RW (SFR4_BASE + 0x18*4)
    263. 

  263. #define ICADRMS         SFR_RW (SFR4_BASE + 0x19*4)
    264. 

  264. #define ICLOCK          SFR_RW (SFR4_BASE + 0x1a*4)
    265. 

  265. #define ICVAL           SFR_RW (SFR4_BASE + 0x1b*4)
    266. 

  266. 

  267. #define SWBK            SFR_RW (SFR4_BASE + 0x1d*4)
    268. 

  268. #define EPICCON         SFR_RW (SFR4_BASE + 0x1e*4)
    269. 

  269. #define EPC             SFR_RW (SFR4_BASE + 0x1f*4)
    270. 

  270. 

  271. #define BP7ADR          SFR_RW (SFR4_BASE + 0x20*4)
    272. 

  272. #define BP8ADR          SFR_RW (SFR4_BASE + 0x21*4)
    273. 

  273. #define BP9ADR          SFR_RW (SFR4_BASE + 0x22*4)
    274. 

  274. #define BP10ADR         SFR_RW (SFR4_BASE + 0x23*4)
    275. 

  275. #define BP11ADR         SFR_RW (SFR4_BASE + 0x24*4)
    276. 

  276. #define BP12ADR         SFR_RW (SFR4_BASE + 0x25*4)
    277. 

  277. #define BP13ADR         SFR_RW (SFR4_BASE + 0x26*4)
    278. 

  278. #define BP14ADR         SFR_RW (SFR4_BASE + 0x27*4)
    279. 

  279. #define BP15ADR         SFR_RW (SFR4_BASE + 0x28*4)
    280. 

  280. #define PICPR1          SFR_RW (SFR4_BASE + 0x29*4)
    281. 

  281. 

  282. #define PCERR           SFR_RW (SFR4_BASE + 0x2e*4)
    283. 

  283. #define PCST            SFR_RW (SFR4_BASE + 0x2f*4)
    284. 

  284. 

  285. //------------------------- SFR Group5 ---------------------------------------//
    286. 

  286. 

  287. #define IICCON0         SFR_RW (SFR5_BASE + 0x07*4)
    288. 

  288. #define IICCON1         SFR_RW (SFR5_BASE + 0x08*4)
    289. 

  289. #define IICCMDA         SFR_RW (SFR5_BASE + 0x09*4)
    290. 

  290. #define IICDATA         SFR_RW (SFR5_BASE + 0x0a*4)
    291. 

  291. #define IICDMAADR       SFR_RW (SFR5_BASE + 0x0b*4)
    292. 

  292. #define IICDMACNT       SFR_RW (SFR5_BASE + 0x0c*4)
    293. 

  293. #define IICSSTS         SFR_RW (SFR5_BASE + 0x0d*4)
    294. 

  294. 

  295. #define SADCDAT0        SFR_RO (SFR5_BASE + 0x20*4)
    296. 

  296. #define SADCDAT1        SFR_RO (SFR5_BASE + 0x21*4)
    297. 

  297. #define SADCDAT2        SFR_RO (SFR5_BASE + 0x22*4)
    298. 

  298. #define SADCDAT3        SFR_RO (SFR5_BASE + 0x23*4)
    299. 

  299. #define SADCDAT4        SFR_RO (SFR5_BASE + 0x24*4)
    300. 

  300. #define SADCDAT5        SFR_RO (SFR5_BASE + 0x25*4)
    301. 

  301. #define SADCDAT6        SFR_RO (SFR5_BASE + 0x26*4)
    302. 

  302. #define SADCDAT7        SFR_RO (SFR5_BASE + 0x27*4)
    303. 

  303. #define SADCDAT8        SFR_RO (SFR5_BASE + 0x28*4)
    304. 

  304. #define SADCDAT9        SFR_RO (SFR5_BASE + 0x29*4)
    305. 

  305. #define SADCDAT10       SFR_RO (SFR5_BASE + 0x2a*4)
    306. 

  306. #define SADCDAT11       SFR_RO (SFR5_BASE + 0x2b*4)
    307. 

  307. #define SADCDAT12       SFR_RO (SFR5_BASE + 0x2c*4)
    308. 

  308. #define SADCDAT13       SFR_RO (SFR5_BASE + 0x2d*4)
    309. 

  309. #define SADCDAT14       SFR_RO (SFR5_BASE + 0x2e*4)
    310. 

  310. #define SADCDAT15       SFR_RO (SFR5_BASE + 0x2f*4)
    311. 

  311. 

  312. #define SADCCON         SFR_RW (SFR5_BASE + 0x30*4)
    313. 

  313. #define SADCCH          SFR_RW (SFR5_BASE + 0x31*4)
    314. 

  314. #define SADCST          SFR_WO (SFR5_BASE + 0x32*4)
    315. 

  315. #define SADCBAUD        SFR_WO (SFR5_BASE + 0x33*4)
    316. 

  316. #define MBISTCON        SFR_RW (SFR5_BASE + 0x34*4)
    317. 

  317. #define MBISTEADR       SFR_WO (SFR5_BASE + 0x35*4)
    318. 

  318. #define MBISTBADR       SFR_WO (SFR5_BASE + 0x36*4)
    319. 

  319. #define MBISTCRC        SFR_RW (SFR5_BASE + 0x37*4)
    320. 

  320. #define MBISTERR        SFR_RO (SFR5_BASE + 0x38*4)
    321. 

  321. 

  322. #define SADCCHIE        SFR_RW (SFR5_BASE + 0x39*4)
    323. 

  323. #define SADCCHPND       SFR_RW (SFR5_BASE + 0x3a*4)
    324. 

  324. 

  325. #define EFCON0          SFR_RW (SFR5_BASE + 0x3d*4)
    326. 

  326. #define EFCON1          SFR_WO (SFR5_BASE + 0x3e*4)
    327. 

  327. #define EFDAT           SFR_RW (SFR5_BASE + 0x3f*4)
    328. 

  328. 

  329. //------------------------- SFR Group6 ---------------------------------------//
    330. 

  330. #define GPIOASET        SFR_RW (SFR6_BASE + 0x00*4)
    331. 

  331. #define GPIOACLR        SFR_RW (SFR6_BASE + 0x01*4)
    332. 

  332. #define GPIOA           SFR_RW (SFR6_BASE + 0x02*4)
    333. 

  333. #define GPIOADIR        SFR_RW (SFR6_BASE + 0x03*4)
    334. 

  334. #define GPIOADE         SFR_RW (SFR6_BASE + 0x04*4)
    335. 

  335. #define GPIOAFEN        SFR_RW (SFR6_BASE + 0x05*4)
    336. 

  336. #define GPIOAFDIREN     SFR_RW (SFR6_BASE + 0x06*4)
    337. 

  337. #define GPIOADRV        SFR_RW (SFR6_BASE + 0x07*4)
    338. 

  338. #define GPIOAPU         SFR_RW (SFR6_BASE + 0x08*4)
    339. 

  339. #define GPIOAPD         SFR_RW (SFR6_BASE + 0x09*4)
    340. 

  340. #define GPIOAPU200K     SFR_RW (SFR6_BASE + 0x0a*4)
    341. 

  341. #define GPIOAPD200K     SFR_RW (SFR6_BASE + 0x0b*4)
    342. 

  342. #define GPIOAPU300      SFR_RW (SFR6_BASE + 0x0c*4)
    343. 

  343. #define GPIOAPD300      SFR_RW (SFR6_BASE + 0x0d*4)
    344. 

  344. 

  345. #define GPIOBSET        SFR_RW (SFR6_BASE + 0x10*4)
    346. 

  346. #define GPIOBCLR        SFR_RW (SFR6_BASE + 0x11*4)
    347. 

  347. #define GPIOB           SFR_RW (SFR6_BASE + 0x12*4)
    348. 

  348. #define GPIOBDIR        SFR_RW (SFR6_BASE + 0x13*4)
    349. 

  349. #define GPIOBDE         SFR_RW (SFR6_BASE + 0x14*4)
    350. 

  350. #define GPIOBFEN        SFR_RW (SFR6_BASE + 0x15*4)
    351. 

  351. #define GPIOBFDIREN     SFR_RW (SFR6_BASE + 0x16*4)
    352. 

  352. #define GPIOBDRV        SFR_RW (SFR6_BASE + 0x17*4)
    353. 

  353. #define GPIOBPU         SFR_RW (SFR6_BASE + 0x18*4)
    354. 

  354. #define GPIOBPD         SFR_RW (SFR6_BASE + 0x19*4)
    355. 

  355. #define GPIOBPU200K     SFR_RW (SFR6_BASE + 0x1a*4)
    356. 

  356. #define GPIOBPD200K     SFR_RW (SFR6_BASE + 0x1b*4)
    357. 

  357. #define GPIOBPU300      SFR_RW (SFR6_BASE + 0x1c*4)
    358. 

  358. #define GPIOBPD300      SFR_RW (SFR6_BASE + 0x1d*4)
    359. 

  359. 

  360. #define FUNCOMCON0    SFR_RW (SFR6_BASE + 0x30*4)
    361. 

  361. #define FUNCOMCON1    SFR_RW (SFR6_BASE + 0x31*4)
    362. 

  362. #define FUNCOMCON2    SFR_RW (SFR6_BASE + 0x32*4)
    363. 

  363. #define FUNCOMCON3    SFR_RW (SFR6_BASE + 0x33*4)
    364. 

  364. #define FUNCOMCON4    SFR_RW (SFR6_BASE + 0x34*4)
    365. 

  365. #define FUNCOMCON5    SFR_RW (SFR6_BASE + 0x35*4)
    366. 

  366. #define FUNCOMCON6    SFR_RW (SFR6_BASE + 0x36*4)
    367. 

  367. #define FUNCOMCON7    SFR_RW (SFR6_BASE + 0x37*4)
    368. 

  368. #define FUNCIMCON0    SFR_RW (SFR6_BASE + 0x38*4)
    369. 

  369. #define FUNCIMCON1    SFR_RW (SFR6_BASE + 0x39*4)
    370. 

  370. #define FUNCIMCON2    SFR_RW (SFR6_BASE + 0x3a*4)
    371. 

  371. #define FUNCIMCON3    SFR_RW (SFR6_BASE + 0x3b*4)
    372. 

  372. #define FUNCIMCON4    SFR_RW (SFR6_BASE + 0x3c*4)
    373. 

  373. #define FUNCIMCON5    SFR_RW (SFR6_BASE + 0x3d*4)
    374. 

  374. #define FUNCIMCON6    SFR_RW (SFR6_BASE + 0x3e*4)
    375. 

  375. 

  376. //------------------------- SFR Group7 ---------------------------------------//
    377. 

  377. #define GPIOGSET        SFR_RW (SFR7_BASE + 0x00*4)
    378. 

  378. #define GPIOGCLR        SFR_RW (SFR7_BASE + 0x01*4)
    379. 

  379. #define GPIOG           SFR_RW (SFR7_BASE + 0x02*4)
    380. 

  380. #define GPIOGDIR        SFR_RW (SFR7_BASE + 0x03*4)
    381. 

  381. #define GPIOGDE         SFR_RW (SFR7_BASE + 0x04*4)
    382. 

  382. #define GPIOGFEN        SFR_RW (SFR7_BASE + 0x05*4)
    383. 

  383. #define GPIOGFDIREN     SFR_RW (SFR7_BASE + 0x06*4)
    384. 

  384. #define GPIOGDRV        SFR_RW (SFR7_BASE + 0x07*4)
    385. 

  385. #define GPIOGPU         SFR_RW (SFR7_BASE + 0x08*4)
    386. 

  386. #define GPIOGPD         SFR_RW (SFR7_BASE + 0x09*4)
    387. 

  387. #define GPIOGPU200K     SFR_RW (SFR7_BASE + 0x0a*4)
    388. 

  388. #define GPIOGPD200K     SFR_RW (SFR7_BASE + 0x0b*4)
    389. 

  389. #define GPIOGPU300      SFR_RW (SFR7_BASE + 0x0c*4)
    390. 

  390. #define GPIOGPD300      SFR_RW (SFR7_BASE + 0x0d*4)
    391. 

  391. 

  392. #define IRONETIME       SFR_RW (SFR7_BASE + 0x20*4)
    393. 

  393. #define IRZEROTIME      SFR_RW (SFR7_BASE + 0x21*4)
    394. 

  394. #define IRSTARTTIME     SFR_RW (SFR7_BASE + 0x22*4)
    395. 

  395. #define IRREPEATTIME    SFR_RW (SFR7_BASE + 0x23*4)
    396. 

  396. #define IRREPEATCON     SFR_RW (SFR7_BASE + 0x24*4)
    397. 

  397. #define IRTXCON         SFR_RW (SFR7_BASE + 0x25*4)
    398. 

  398. #define IRTXDATA        SFR_RW (SFR7_BASE + 0x26*4)
    399. 

  399. #define IRTXLEN         SFR_RW (SFR7_BASE + 0x27*4)
    400. 

  400. #define IRTXPEND        SFR_RW (SFR7_BASE + 0x28*4)
    401. 

  401. #define IRDMACON        SFR_RW (SFR7_BASE + 0x29*4)
    402. 

  402. #define IRDMAIADR       SFR_RW (SFR7_BASE + 0x2a*4)
    403. 

  403. #define IRDMAISIZE      SFR_RW (SFR7_BASE + 0x2b*4)
    404. 

  404. #define IRDMAOADR       SFR_RW (SFR7_BASE + 0x2c*4)
    405. 

  405. #define IRDMAOSIZE      SFR_RW (SFR7_BASE + 0x2d*4)
    406. 

  406. #define IRDMAPEND       SFR_RW (SFR7_BASE + 0x2e*4)
    407. 

  407. #define IRRXCON         SFR_RW (SFR7_BASE + 0x2f*4)
    408. 

  408. #define IRRXDAT         SFR_RW (SFR7_BASE + 0x30*4)
    409. 

  409. #define IRRXCPND        SFR_WO (SFR7_BASE + 0x31*4)
    410. 

  410. #define IRRXERR0        SFR_WO (SFR7_BASE + 0x32*4)
    411. 

  411. #define IRRXERR1        SFR_WO (SFR7_BASE + 0x33*4)
    412. 

  412. #define IRRXPR0         SFR_WO (SFR7_BASE + 0x34*4)
    413. 

  413. #define IRRXPR1         SFR_WO (SFR7_BASE + 0x35*4)
    414. 

  414. #define IRFLTCON        SFR_RW (SFR7_BASE + 0x36*4)
    415. 

  415. 

  416. #define CORDICCON       SFR_RW (SFR7_BASE + 0x3b*4)
    417. 

  417. #define CORDICINDATX    SFR_RW (SFR7_BASE + 0x3c*4)
    418. 

  418. #define CORDICINDATY    SFR_RW (SFR7_BASE + 0x3d*4)
    419. 

  419. #define CORDICOUTDATX   SFR_RW (SFR7_BASE + 0x3e*4)
    420. 

  420. #define CORDICOUTDATY   SFR_RW (SFR7_BASE + 0x3f*4)
    421. 

  421. 

  422. //------------------------- SFR Group8 ---------------------------------------//
    423. 

  423. 

  424. #define KEYSCAN_CON0    LPSFR_RW (SFR8_BASE + 0x00*4)
    425. 

  425. #define KEYSCAN_CON1    LPSFR_RW (SFR8_BASE + 0x01*4)
    426. 

  426. #define KEYSCAN_CLR     LPSFR_RW (SFR8_BASE + 0x02*4)
    427. 

  427. #define KEYSCAN_INFO0   LPSFR_RW (SFR8_BASE + 0x03*4)
    428. 

  428. #define KEYSCAN_INFO1   LPSFR_RW (SFR8_BASE + 0x04*4)
    429. 

  429. #define KEYSCAN_INFO2   LPSFR_RW (SFR8_BASE + 0x05*4)
    430. 

  430. #define LP_GPIOA        LPSFR_RW (SFR8_BASE + 0x06*4)
    431. 

  431. #define LP_GPIOADIR     LPSFR_RW (SFR8_BASE + 0x07*4)
    432. 

  432. #define LP_GPIOADE      LPSFR_RW (SFR8_BASE + 0x08*4)
    433. 

  433. #define LP_GPIOAPU0     LPSFR_RW (SFR8_BASE + 0x09*4)
    434. 

  434. #define LP_GPIOAPD0     LPSFR_RW (SFR8_BASE + 0x0a*4)
    435. 

  435. #define LP_GPIOB        LPSFR_RW (SFR8_BASE + 0x0b*4)
    436. 

  436. #define LP_GPIOBDIR     LPSFR_RW (SFR8_BASE + 0x0c*4)
    437. 

  437. #define LP_GPIOBDE      LPSFR_RW (SFR8_BASE + 0x0d*4)
    438. 

  438. #define LP_GPIOBPU0     LPSFR_RW (SFR8_BASE + 0x0e*4)
    439. 

  439. #define LP_GPIOBPD0     LPSFR_RW (SFR8_BASE + 0x0f*4)
    440. 

  440. 

  441. #define LP_GPIOE        LPSFR_RW (SFR8_BASE + 0x10*4)
    442. 

  442. #define LP_GPIOEDIR     LPSFR_RW (SFR8_BASE + 0x11*4)
    443. 

  443. #define LP_GPIOEDE      LPSFR_RW (SFR8_BASE + 0x12*4)
    444. 

  444. #define LP_GPIOEPU0     LPSFR_RW (SFR8_BASE + 0x13*4)
    445. 

  445. #define LP_GPIOEPD0     LPSFR_RW (SFR8_BASE + 0x14*4)
    446. 

  446. #define LP_GPIOF        LPSFR_RW (SFR8_BASE + 0x15*4)
    447. 

  447. #define LP_GPIOFDIR     LPSFR_RW (SFR8_BASE + 0x16*4)
    448. 

  448. #define LP_GPIOFDE      LPSFR_RW (SFR8_BASE + 0x17*4)
    449. 

  449. #define LP_GPIOFPU0     LPSFR_RW (SFR8_BASE + 0x18*4)
    450. 

  450. #define LP_GPIOFPD0     LPSFR_RW (SFR8_BASE + 0x19*4)
    451. 

  451. #define LP_GPIOG        LPSFR_RW (SFR8_BASE + 0x1a*4)
    452. 

  452. #define LP_GPIOGDIR     LPSFR_RW (SFR8_BASE + 0x1b*4)
    453. 

  453. #define LP_GPIOGDE      LPSFR_RW (SFR8_BASE + 0x1c*4)
    454. 

  454. #define LP_GPIOGPU0     LPSFR_RW (SFR8_BASE + 0x1d*4)
    455. 

  455. #define LP_GPIOGPD0     LPSFR_RW (SFR8_BASE + 0x1e*4)
    456. 

  456. #define WKUPCON         LPSFR_RW (SFR8_BASE + 0x1f*4)
    457. 

  457. 

  458. #define WKUPEDG         LPSFR_RW (SFR8_BASE + 0x20*4)
    459. 

  459. #define WKUPCPND        LPSFR_RW (SFR8_BASE + 0x21*4)
    460. 

  460. #define PORTINTEDG      LPSFR_RW (SFR8_BASE + 0x22*4)
    461. 

  461. #define PORTINTEN       LPSFR_RW (SFR8_BASE + 0x23*4)
    462. 

  462. #define WKRSRC          LPSFR_RW (SFR8_BASE + 0x24*4)
    463. 

  463. #define WKFSRC          LPSFR_RW (SFR8_BASE + 0x25*4)
    464. 

  464. #define BTCON2          LPSFR_RW (SFR8_BASE + 0x26*4)
    465. 

  465. 

  466. //------------------------- SFR Group9 ---------------------------------------//
    467. 

  467. #define TMR3CON         SFR_RW (SFR9_BASE + 0x00*4)
    468. 

  468. #define TMR3CPND        SFR_WO (SFR9_BASE + 0x01*4)
    469. 

  469. #define TMR3CNT         SFR_RW (SFR9_BASE + 0x02*4)
    470. 

  470. #define TMR3PR          SFR_RW (SFR9_BASE + 0x03*4)
    471. 

  471. #define TMR3CPT         SFR_RO (SFR9_BASE + 0x04*4)
    472. 

  472. #define TMR3DUTY0       SFR_WO (SFR9_BASE + 0x05*4)
    473. 

  473. #define TMR3DUTY1       SFR_WO (SFR9_BASE + 0x06*4)
    474. 

  474. #define TMR3DUTY2       SFR_WO (SFR9_BASE + 0x07*4)
    475. 

  475. #define TMR3PSC         SFR_RW (SFR9_BASE + 0x08*4)
    476. 

  476. 

  477. #define UDETCON         SFR_RW (SFR9_BASE + 0x18*4)
    478. 

  478. #define UDETCPND        SFR_RW (SFR9_BASE + 0x19*4)
    479. 

  479. #define UDETBAUD        SFR_RW (SFR9_BASE + 0x1a*4)
    480. 

  480. #define UDETDATA        SFR_RW (SFR9_BASE + 0x1b*4)
    481. 

  481. 

  482. #define SPI1CON         SFR_RW (SFR9_BASE + 0x20*4)
    483. 

  483. #define SPI1BUF         SFR_RW (SFR9_BASE + 0x21*4)
    484. 

  484. #define SPI1BAUD        SFR_RW (SFR9_BASE + 0x22*4)
    485. 

  485. #define SPI1CPND        SFR_RW (SFR9_BASE + 0x23*4)
    486. 

  486. #define SPI1DMACNT      SFR_RW (SFR9_BASE + 0x24*4)
    487. 

  487. #define SPI1DMAADR      SFR_RW (SFR9_BASE + 0x25*4)
    488. 

  488. 

  489. #define FREQDETCON      SFR_RW (SFR9_BASE + 0x28*4)
    490. 

  490. #define FREQDETCPND     SFR_RW (SFR9_BASE + 0x29*4)
    491. 

  491. #define FREQDETCNT      SFR_RW (SFR9_BASE + 0x2a*4)
    492. 

  492. #define FREQDETTGT      SFR_RW (SFR9_BASE + 0x2b*4)
    493. 

  493. 

  494. //------------------------- SFR Group10 --------------------------------------//
    495. 

  495. #define INPCON          SFR_RW (SFR10_BASE + 0x00*4)
    496. 

  496. #define INPCPND         SFR_RW (SFR10_BASE + 0x01*4)
    497. 

  497. #define TKCON           SFR_RW (SFR10_BASE + 0x02*4)
    498. 

  498. #define TKCON1          SFR_RW (SFR10_BASE + 0x03*4)
    499. 

  499. #define TKCNT           SFR_RW (SFR10_BASE + 0x04*4)
    500. 

  500. #define TKCDPR0         SFR_RW (SFR10_BASE + 0x05*4)
    501. 

  501. #define TKCDPR1         SFR_RW (SFR10_BASE + 0x06*4)
    502. 

  502. #define TKTMR           SFR_RW (SFR10_BASE + 0x07*4)
    503. 

  503. #define TETMR           SFR_RW (SFR10_BASE + 0x08*4)
    504. 

  504. #define TKBCNT          SFR_RW (SFR10_BASE + 0x09*4)
    505. 

  505. #define TKPTHD          SFR_RW (SFR10_BASE + 0x0a*4)
    506. 

  506. #define TKETHD          SFR_RW (SFR10_BASE + 0x0b*4)
    507. 

  507. #define TEBCNT          SFR_RW (SFR10_BASE + 0x0c*4)
    508. 

  508. #define TEPTHD          SFR_RW (SFR10_BASE + 0x0d*4)
    509. 

  509. #define TEETHD          SFR_RW (SFR10_BASE + 0x0e*4)
    510. 

  510. #define TKCON2          SFR_RW (SFR10_BASE + 0x0f*4)
    511. 

  511. 

  512. #define TKVARI          SFR_RW (SFR10_BASE + 0x10*4)
    513. 

  513. #define TKVARITHD       SFR_WO (SFR10_BASE + 0x11*4)
    514. 

  514. #define TKACON0         SFR_RW (SFR10_BASE + 0x12*4)
    515. 

  515. #define TKACON1         SFR_RW (SFR10_BASE + 0x13*4)
    516. 

  516. 

  517. #define RTCRAMADR       SFR_RW (SFR10_BASE + 0x1c*4)
    518. 

  518. #define RTCRAMDAT       SFR_RW (SFR10_BASE + 0x1d*4)
    519. 

  519. #define RTCALM          SFR_RW (SFR10_BASE + 0x1e*4)
    520. 

  520. #define RTCCNT          SFR_RW (SFR10_BASE + 0x1f*4)
    521. 

  521. 

  522. #define RTCCON0         SFR_RW (SFR10_BASE + 0x20*4)
    523. 

  523. #define RTCCON1         SFR_RW (SFR10_BASE + 0x21*4)
    524. 

  524. #define RTCCON2         SFR_RW (SFR10_BASE + 0x22*4)
    525. 

  525. #define RTCCON3         SFR_RW (SFR10_BASE + 0x23*4)
    526. 

  526. #define RTCCON4         SFR_RW (SFR10_BASE + 0x24*4)
    527. 

  527. #define RTCCON5         SFR_RW (SFR10_BASE + 0x25*4)
    528. 

  528. #define RTCCON6         SFR_RW (SFR10_BASE + 0x26*4)
    529. 

  529. #define RTCCON7         SFR_RW (SFR10_BASE + 0x27*4)
    530. 

  530. #define RTCCON8         SFR_RW (SFR10_BASE + 0x28*4)
    531. 

  531. #define RTCCON9         SFR_RW (SFR10_BASE + 0x29*4)
    532. 

  532. #define RTCCON10        SFR_RW (SFR10_BASE + 0x2a*4)
    533. 

  533. #define RTCCON11        SFR_RW (SFR10_BASE + 0x2b*4)
    534. 

  534. #define RTCCON12        SFR_RW (SFR10_BASE + 0x2c*4)
    535. 

  535. #define RTCCON13        SFR_RW (SFR10_BASE + 0x2d*4)
    536. 

  536. #define RTCCON14        SFR_RW (SFR10_BASE + 0x2e*4)
    537. 

  537. #define RTCCON15        SFR_RW (SFR10_BASE + 0x2f*4)
    538. 

  538. 

  539. #define WPTCON          SFR_RW (SFR10_BASE + 0x30*4)
    540. 

  540. #define WPTPND          SFR_RW (SFR10_BASE + 0x31*4)
    541. 

  541. #define WPTADR          SFR_RW (SFR10_BASE + 0x32*4)
    542. 

  542. #define WPTDAT          SFR_RW (SFR10_BASE + 0x33*4)
    543. 

  543. 

  544. #define FPGATBBGCLR     SFR_RW (SFR10_BASE + 0x39*4)
    545. 

  545. #define FPGATBBGSET     SFR_RW (SFR10_BASE + 0x3a*4)
    546. 

  546. #define FPGAUTCON       SFR_RW (SFR10_BASE + 0x3b*4)
    547. 

  547. #define FPGAUTDATA      SFR_RW (SFR10_BASE + 0x3c*4)
    548. 

  548. #define FPGAUTCPND      SFR_RW (SFR10_BASE + 0x3d*4)
    549. 

  549. #define FPGAUTBAUD      SFR_RW (SFR10_BASE + 0x3e*4)
    550. 

  550. #define FPGATEST        SFR_RW (SFR10_BASE + 0x3f*4)
    551. 

  551. 

  552. #define FPGAUTCON2      SFR_RW (SFR11_BASE + 0x36*4)
    553. 

  553. #define FPGAUTDATA2     SFR_RW (SFR11_BASE + 0x37*4)
    554. 

  554. #define FPGAUTCPND2     SFR_RW (SFR11_BASE + 0x38*4)
    555. 

  555. #define FPGAUTBAUD2     SFR_RW (SFR11_BASE + 0x39*4)
    556. 

  556. 

  557. #define TIM_CR1           SFR_RW (SFR12_BASE + 0x00*4)
    558. 

  558. #define TIM_CR2           SFR_RW (SFR12_BASE + 0x01*4)
    559. 

  559. #define TIM_SMCR          SFR_RW (SFR12_BASE + 0x02*4)
    560. 

  560. #define TIM_DIER          SFR_RW (SFR12_BASE + 0x03*4)
    561. 

  561. #define TIM_SR            SFR_RW (SFR12_BASE + 0x04*4)
    562. 

  562. #define TIM_EGR           SFR_RW (SFR12_BASE + 0x05*4)
    563. 

  563. #define TIM_CCMR1         SFR_RW (SFR12_BASE + 0x06*4)
    564. 

  564. #define TIM_CCMR2         SFR_RW (SFR12_BASE + 0x07*4)
    565. 

  565. #define TIM_CCER          SFR_RW (SFR12_BASE + 0x08*4)
    566. 

  566. #define TIM_CNT           SFR_RW (SFR12_BASE + 0x09*4)
    567. 

  567. #define TIM_PSC           SFR_RW (SFR12_BASE + 0x0a*4)
    568. 

  568. #define TIM_ARR           SFR_RW (SFR12_BASE + 0x0b*4)
    569. 

  569. #define TIM_RCR           SFR_RW (SFR12_BASE + 0x0c*4)
    570. 

  570. #define TIM_CCR1          SFR_RW (SFR12_BASE + 0x0d*4)
    571. 

  571. #define TIM_CCR2          SFR_RW (SFR12_BASE + 0x0e*4)
    572. 

  572. #define TIM_CCR3          SFR_RW (SFR12_BASE + 0x0f*4)
    573. 

  573. #define TIM_CCR4          SFR_RW (SFR12_BASE + 0x10*4)
    574. 

  574. #define TIM_BDTR          SFR_RW (SFR12_BASE + 0x11*4)
    575. 

  575. #define TIM_SARAD         SFR_RW (SFR12_BASE + 0x12*4)
    576. 

  576. 

  577. #define LEDCCON         SFR_RW (SFR12_BASE + 0x30*4)
    578. 

  578. #define LEDCFD          SFR_RW (SFR12_BASE + 0x31*4)
    579. 

  579. #define LEDCLP          SFR_RW (SFR12_BASE + 0x32*4)
    580. 

  580. #define LEDCTIX         SFR_RW (SFR12_BASE + 0x33*4)
    581. 

  581. #define LEDCRSTX        SFR_RW (SFR12_BASE + 0x34*4)
    582. 

  582. #define LEDCADDR        SFR_RW (SFR12_BASE + 0x35*4)
    583. 

  583. #define LEDCCNT         SFR_RW (SFR12_BASE + 0x36*4)
    584. 

  584. #define LEDCPEND        SFR_RW (SFR12_BASE + 0x37*4)
    585. 

  585. 

  586. // SFR bank13 define
    587. 

  587. #define QDECXCON        SFR_RW (SFR13_BASE + 0x00*4)
    588. 

  588. #define QDECYCON        SFR_RW (SFR13_BASE + 0x01*4)
    589. 

  589. #define QDECZCON        SFR_RW (SFR13_BASE + 0x02*4)
    590. 

  590. #define QDECXCPND       SFR_WO (SFR13_BASE + 0x03*4)
    591. 

  591. #define QDECYCPND       SFR_WO (SFR13_BASE + 0x04*4)
    592. 

  592. #define QDECZCPND       SFR_WO (SFR13_BASE + 0x05*4)
    593. 

  593. #define QDECXDAT        SFR_RW (SFR13_BASE + 0x06*4)
    594. 

  594. #define QDECYDAT        SFR_RW (SFR13_BASE + 0x07*4)
    595. 

  595. #define QDECZDAT        SFR_RW (SFR13_BASE + 0x08*4)
    596. 

  596. 

  597. #define SDADCCON        SFR_RW (SFR13_BASE + 0x09*4)
    598. 

  598. #define SDADCGAINCON    SFR_RW (SFR13_BASE + 0x0a*4)
    599. 

  599. #define SDADCGETDCCON   SFR_RW (SFR13_BASE + 0x0b*4)
    600. 

  600. #define SDADCDMACON     SFR_RW (SFR13_BASE + 0x0c*4)
    601. 

  601. #define SDADCDMAADDR    SFR_RW (SFR13_BASE + 0x0d*4)
    602. 

  602. #define SDADCDMASIZE    SFR_RW (SFR13_BASE + 0x0e*4)
    603. 

  603. #define SDADCDMAPEND    SFR_RO (SFR13_BASE + 0x0f*4)
    604. 

  604. #define SDADCDMACPND    SFR_WO (SFR13_BASE + 0x10*4)
    605. 

  605. #define SDADCRAMTADDR   SFR_RW (SFR13_BASE + 0x11*4)
    606. 

  606. #define SDADCRAMTDATA   SFR_RW (SFR13_BASE + 0x12*4)
    607. 

  607. 

  608. #define DACDMAINCON     SFR_RW (SFR13_BASE + 0x13*4)
    609. 

  609. #define DACDMAINADDR    SFR_RW (SFR13_BASE + 0x14*4)
    610. 

  610. #define DACDMAINSIZE    SFR_RW (SFR13_BASE + 0x15*4)
    611. 

  611. #define DACDMAINPEND    SFR_RO (SFR13_BASE + 0x16*4)
    612. 

  612. #define DACDMAINCPND    SFR_WO (SFR13_BASE + 0x17*4)
    613. 

  613. #define SDDACCON        SFR_RW (SFR13_BASE + 0x18*4)
    614. 

  614. 

  615. #define AUANGCON0       SFR_RW (SFR13_BASE + 0x19*4)
    616. 

  616. #define AUANGCON1       SFR_RW (SFR13_BASE + 0x1a*4)
    617. 

  617. 

  618. #define LPWMSTCON       SFR_RW (SFR13_BASE + 0x20*4)
    619. 

  619. #define LPWMSWCON       SFR_RW (SFR13_BASE + 0x21*4)
    620. 

  620. #define LPWMCMCON       SFR_RW (SFR13_BASE + 0x22*4)
    621. 

  621. #define LPWMACON        SFR_RW (SFR13_BASE + 0x23*4)
    622. 

  622. #define LPWMBCON        SFR_RW (SFR13_BASE + 0x24*4)
    623. 

  623. #define LPWMCCON        SFR_RW (SFR13_BASE + 0x25*4)
    624. 

  624. #define LPWMDCON        SFR_RW (SFR13_BASE + 0x26*4)
    625. 

  625. #define LPWMECON        SFR_RW (SFR13_BASE + 0x27*4)
    626. 

  626. #define LPWMFCON        SFR_RW (SFR13_BASE + 0x28*4)
    627. 

  627. #define LPWMHLCON       SFR_RW (SFR13_BASE + 0x29*4)
    628. 

  628. #define LPWMPND         SFR_RW (SFR13_BASE + 0x2a*4)
    629. 

  629. 

  630. 

  631. 

  632. #ifndef __ASSEMBLER__
    633. 

  633. enum funo_select_tbl {
    634. 

  634.     FO_AUDIO          = 2,
    635. 

  635.     FO_SDIO           = 3,
    636. 

  636.     FO_I2CSCL         = 5,
    637. 

  637.     FO_I2CSDA,
    638. 

  638.     FO_T3PWM0,
    639. 

  639.     FO_T3PWM1,
    640. 

  640.     FO_T3PWM2,
    641. 

  641.     FO_TOC1,            //10
    642. 

  642.     FO_TOC1N,
    643. 

  643.     FO_TOC2,
    644. 

  644.     FO_TOC2N,
    645. 

  645.     FO_TOC3,
    646. 

  646.     FO_TOC3N,           //15
    647. 

  647.     FO_TOC4,
    648. 

  648.     FO_UR0TX,
    649. 

  649.     FO_UR1TX,
    650. 

  650.     FO_HURTX,
    651. 

  651.     FO_HURRTS,         //20
    652. 

  652.     FO_SPI1D0,
    653. 

  653.     FO_SPI1D1,
    654. 

  654.     FO_SPI1D2,
    655. 

  655.     FO_SPI1D3,
    656. 

  656.     FO_SPI1CLK,         //25
    657. 

  657.     FO_LPWM,
    658. 

  658.     FO_LEDCDAT,
    659. 

  659.     FO_IRTX,
    660. 

  660.     FO_CLKOUT,          //29
    661. 

  661. };
    662. 

  662. 

  663. enum funi_io_tbl {
    664. 

  664.     FI_PA0              = 1,
    665. 

  665.     FI_PA1,
    666. 

  666.     FI_PA2,
    667. 

  667.     FI_PA3,
    668. 

  668.     FI_PA4,
    669. 

  669.     FI_PA5,
    670. 

  670.     FI_PA6,
    671. 

  671.     FI_PA7,
    672. 

  672.     FI_PA8,
    673. 

  673.     FI_PA9,
    674. 

  674.     FI_PA10,
    675. 

  675.     FI_PA11,
    676. 

  676.     FI_PA12,
    677. 

  677.     FI_PA13,
    678. 

  678.     FI_PA14,
    679. 

  679.     FI_PA15,
    680. 

  680.     FI_PB0              = 17,
    681. 

  681.     FI_PB1,
    682. 

  682.     FI_PB2,
    683. 

  683.     FI_PB3,
    684. 

  684.     FI_PB4,
    685. 

  685.     FI_PB5,
    686. 

  686.     FI_PB6,
    687. 

  687.     FI_PB7,
    688. 

  688.     FI_PB8,
    689. 

  689.     FI_PB9,
    690. 

  690.     FI_PG1,
    691. 

  691.     FI_PG2,
    692. 

  692.     FI_PG4,
    693. 

  693.     FI_PG5,
    694. 

  694. };
    695. 

  695. #endif
    696. 

  696. 

  697. #define FUNO_PA0SEL(funo_sel)   FUNCOMCON0 = (funo_sel<< 0)
    698. 

  698. #define FUNO_PA1SEL(funo_sel)   FUNCOMCON0 = (funo_sel<< 8)
    699. 

  699. #define FUNO_PA2SEL(funo_sel)   FUNCOMCON0 = (funo_sel<<16)
    700. 

  700. #define FUNO_PA3SEL(funo_sel)   FUNCOMCON0 = (funo_sel<<24)
    701. 

  701. #define FUNO_PA4SEL(funo_sel)   FUNCOMCON1 = (funo_sel<< 0)
    702. 

  702. #define FUNO_PA5SEL(funo_sel)   FUNCOMCON1 = (funo_sel<< 8)
    703. 

  703. #define FUNO_PA6SEL(funo_sel)   FUNCOMCON1 = (funo_sel<<16)
    704. 

  704. #define FUNO_PA7SEL(funo_sel)   FUNCOMCON1 = (funo_sel<<24)
    705. 

  705. #define FUNO_PA8SEL(funo_sel)   FUNCOMCON2 = (funo_sel<< 0)
    706. 

  706. #define FUNO_PA9SEL(funo_sel)   FUNCOMCON2 = (funo_sel<< 8)
    707. 

  707. #define FUNO_PA10SEL(funo_sel)  FUNCOMCON2 = (funo_sel<<16)
    708. 

  708. #define FUNO_PA11SEL(funo_sel)  FUNCOMCON2 = (funo_sel<<24)
    709. 

  709. #define FUNO_PA12SEL(funo_sel)  FUNCOMCON3 = (funo_sel<< 0)
    710. 

  710. #define FUNO_PA13SEL(funo_sel)  FUNCOMCON3 = (funo_sel<< 8)
    711. 

  711. #define FUNO_PA14SEL(funo_sel)  FUNCOMCON3 = (funo_sel<<16)
    712. 

  712. #define FUNO_PA15SEL(funo_sel)  FUNCOMCON3 = (funo_sel<<24)
    713. 

  713. 

  714. #define FUNO_PB0SEL(funo_sel)   FUNCOMCON4 = (funo_sel<< 0)
    715. 

  715. #define FUNO_PB1SEL(funo_sel)   FUNCOMCON4 = (funo_sel<< 8)
    716. 

  716. #define FUNO_PB2SEL(funo_sel)   FUNCOMCON4 = (funo_sel<<16)
    717. 

  717. #define FUNO_PB3SEL(funo_sel)   FUNCOMCON4 = (funo_sel<<24)
    718. 

  718. #define FUNO_PB4SEL(funo_sel)   FUNCOMCON5 = (funo_sel<< 0)
    719. 

  719. #define FUNO_PB5SEL(funo_sel)   FUNCOMCON5 = (funo_sel<< 8)
    720. 

  720. #define FUNO_PB6SEL(funo_sel)   FUNCOMCON5 = (funo_sel<<16)
    721. 

  721. #define FUNO_PB7SEL(funo_sel)   FUNCOMCON5 = (funo_sel<<24)
    722. 

  722. #define FUNO_PB8SEL(funo_sel)   FUNCOMCON6 = (funo_sel<< 0)
    723. 

  723. #define FUNO_PB9SEL(funo_sel)   FUNCOMCON6 = (funo_sel<< 8)
    724. 

  724. 

  725. #define FUNO_PG1SEL(funo_sel)   FUNCOMCON7 = (funo_sel<< 0)
    726. 

  726. #define FUNO_PG2SEL(funo_sel)   FUNCOMCON7 = (funo_sel<< 8)
    727. 

  727. #define FUNO_PG4SEL(funo_sel)   FUNCOMCON7 = (funo_sel<<16)
    728. 

  728. #define FUNO_PG5SEL(funo_sel)   FUNCOMCON7 = (funo_sel<<24)
    729. 

  729. 

  730. #define FUNI_UR0RX(funi_io)     FUNCIMCON0 = (funi_io<< 0)          //0
    731. 

  731. #define FUNI_UR1RX(funi_io)     FUNCIMCON0 = (funi_io<< 8)
    732. 

  732. #define FUNI_SPI1CLK(funi_io)   FUNCIMCON0 = (funi_io<<16)
    733. 

  733. #define FUNI_SPI1DI0(funi_io)   FUNCIMCON0 = (funi_io<<24)
    734. 

  734. #define FUNI_SPI1DI1(funi_io)   FUNCIMCON1 = (funi_io<< 0)          //4
    735. 

  735. #define FUNI_HURRX(funi_io)     FUNCIMCON1 = (funi_io<< 8)
    736. 

  736. #define FUNI_HURCTS(funi_io)    FUNCIMCON1 = (funi_io<<16)
    737. 

  737. #define FUNI_T0CAP(funi_io)     FUNCIMCON1 = (funi_io<<24)
    738. 

  738. #define FUNI_T1CAP(funi_io)     FUNCIMCON2 = (funi_io<< 0)          //8
    739. 

  739. #define FUNI_T2CAP(funi_io)     FUNCIMCON2 = (funi_io<< 8)
    740. 

  740. #define FUNI_T3CAP(funi_io)     FUNCIMCON2 = (funi_io<<16)
    741. 

  741. #define FUNI_TBKIN(funi_io)     FUNCIMCON2 = (funi_io<<24)
    742. 

  742. #define FUNI_TETR(funi_io)      FUNCIMCON3 = (funi_io<< 0)          //12
    743. 

  743. #define FUNI_I2CSCL(funi_io)    FUNCIMCON3 = (funi_io<< 8)
    744. 

  744. #define FUNI_I2CSDA(funi_io)    FUNCIMCON3 = (funi_io<<16)
    745. 

  745. #define FUNI_IRRX(funi_io)      FUNCIMCON3 = (funi_io<<24)
    746. 

  746. #define FUNI_QDECXDI0(funi_io)  FUNCIMCON4 = (funi_io<< 0)          //16
    747. 

  747. #define FUNI_QDECXDI1(funi_io)  FUNCIMCON4 = (funi_io<< 8)
    748. 

  748. #define FUNI_QDECYDI0(funi_io)  FUNCIMCON4 = (funi_io<<16)
    749. 

  749. #define FUNI_QDECYDI1(funi_io)  FUNCIMCON4 = (funi_io<<24)
    750. 

  750. #define FUNI_QDECZDI0(funi_io)  FUNCIMCON5 = (funi_io<< 0)          //20
    751. 

  751. #define FUNI_QDECZDI1(funi_io)  FUNCIMCON5 = (funi_io<< 8)
    752. 

  752. #define FUNI_SDCMD(funi_io)     FUNCIMCON5 = (funi_io<<16)
    753. 

  753. #define FUNI_SDDAT0(funi_io)    FUNCIMCON5 = (funi_io<<24)
    754. 

  754. #define FUNI_SPI0CLK(funi_io)   FUNCIMCON6 = (funi_io<< 0)          //24
    755. 

  755. #define FUNI_SPI0DI0(funi_io)   FUNCIMCON6 = (funi_io<< 8)
    756. 

  756. #define FUNI_SP10DI1(funi_io)   FUNCIMCON6 = (funi_io<<16)
    757. 

  757. #define FUNI_CH27(funi_io)      FUNCIMCON6 = (funi_io<<24)
    758. 

  758. #endif
    759.