pcie.h 2.2 KB

12345678910111213141516171819202122232425262728293031323334353637383940414243444546474849505152535455565758596061626364656667686970
  1. /*
  2. * Copyright (c) 2019 Intel Corporation
  3. *
  4. * SPDX-License-Identifier: Apache-2.0
  5. */
  6. #ifndef ZEPHYR_INCLUDE_DT_BINDINGS_PCIE_PCIE_H_
  7. #define ZEPHYR_INCLUDE_DT_BINDINGS_PCIE_PCIE_H_
  8. /*
  9. * Set the device's IRQ (in devicetree, or whatever) to PCIE_IRQ_DETECT
  10. * if the device doesn't support MSI and we don't/can't know the wired IRQ
  11. * allocated by the firmware ahead of time. Use of this functionality will
  12. * generally also require CONFIG_DYNAMIC_INTERRUPTS.
  13. */
  14. #define PCIE_IRQ_DETECT 0xFFFFFFFU
  15. /*
  16. * We represent a PCI device ID as [31:16] device ID, [15:0] vendor ID. Not
  17. * coincidentally, this is same representation used in PCI configuration space.
  18. */
  19. #define PCIE_ID_VEND_SHIFT 0U
  20. #define PCIE_ID_VEND_MASK 0xFFFFU
  21. #define PCIE_ID_DEV_SHIFT 16U
  22. #define PCIE_ID_DEV_MASK 0xFFFFU
  23. #define PCIE_ID(vend, dev) \
  24. ((((vend) & PCIE_ID_VEND_MASK) << PCIE_ID_VEND_SHIFT) | \
  25. (((dev) & PCIE_ID_DEV_MASK) << PCIE_ID_DEV_SHIFT))
  26. #define PCIE_ID_TO_VEND(id) (((id) >> PCIE_ID_VEND_SHIFT) & PCIE_ID_VEND_MASK)
  27. #define PCIE_ID_TO_DEV(id) (((id) >> PCIE_ID_DEV_SHIFT) & PCIE_ID_DEV_MASK)
  28. #define PCIE_ID_NONE PCIE_ID(0xFFFF, 0xFFFF)
  29. #define PCIE_BDF_NONE 0xFFFFFFFFU
  30. /*
  31. * Since our internal representation of bus/device/function is arbitrary,
  32. * we choose the same format employed in the x86 Configuration Address Port:
  33. *
  34. * [23:16] bus number, [15:11] device number, [10:8] function number
  35. *
  36. * All other bits must be zero.
  37. *
  38. * The x86 (the only arch, at present, that supports PCI) takes advantage
  39. * of this shared format to avoid unnecessary layers of abstraction.
  40. */
  41. #define PCIE_BDF_BUS_SHIFT 16U
  42. #define PCIE_BDF_BUS_MASK 0xFFU
  43. #define PCIE_BDF_DEV_SHIFT 11U
  44. #define PCIE_BDF_DEV_MASK 0x1FU
  45. #define PCIE_BDF_FUNC_SHIFT 8U
  46. #define PCIE_BDF_FUNC_MASK 0x7U
  47. #define PCIE_BDF(bus, dev, func) \
  48. ((((bus) & PCIE_BDF_BUS_MASK) << PCIE_BDF_BUS_SHIFT) | \
  49. (((dev) & PCIE_BDF_DEV_MASK) << PCIE_BDF_DEV_SHIFT) | \
  50. (((func) & PCIE_BDF_FUNC_MASK) << PCIE_BDF_FUNC_SHIFT))
  51. #define PCIE_BDF_TO_BUS(bdf) (((bdf) >> PCIE_BDF_BUS_SHIFT) & PCIE_BDF_BUS_MASK)
  52. #define PCIE_BDF_TO_DEV(bdf) (((bdf) >> PCIE_BDF_DEV_SHIFT) & PCIE_BDF_DEV_MASK)
  53. #define PCIE_BDF_TO_FUNC(bdf) \
  54. (((bdf) >> PCIE_BDF_FUNC_SHIFT) & PCIE_BDF_FUNC_MASK)
  55. #endif /* ZEPHYR_INCLUDE_DT_BINDINGS_PCIE_PCIE_H_ */